MOOC 数字集成电子学(SPOC1)(北京信息职业技术学院)1452659194 最新慕课完整章节测试答案
9-12周 阶段测试(组合逻辑电路)
文章目录
- 9-12周 阶段测试(组合逻辑电路)
- (第10周)第12讲 组合逻辑电路的分析和设计方法
- (第10周)第13讲 若干常用中规模组合逻辑电路-编码器
- (第10周)第14讲 若干常用中规模组合逻辑电路-译码器
- (第11周)第15讲 若干常用中规模组合逻辑电路-分配器和选择器
- (第11周)第16讲 若干常用中规模组合逻辑电路-加法器
- (第11周)第18讲 SR锁存器
- (第12周)第19讲 触发器电路结构及动作特点
- (第13周)第20讲 触发器的逻辑功能描述及应用示例
- (第13周)第21讲 时序逻辑电路的特点及描述方法
- (第13周)第22讲 时序逻辑电路的分析
- (第14周)第24讲 常见时序逻辑电路——计数器
- (第14周)第26讲 其它常见时序逻辑电路及竞争-冒险现象
- (第15-16周)第35讲 数模转换器
- (第15周)第34讲 555时基电路及其应用
- (第1周) 第1讲 数制
- (第2周) 第2讲 码制
- (第3周)第3讲 逻辑代数的基本概念和运算规则-上
- (第3周)第4讲 逻辑代数的基本概念和运算规则-下
- (第4周)第5讲 逻辑函数的公式化简法
- (第5周)第6讲 逻辑函数的卡诺图表示
- (第6周)第7讲 逻辑函数的卡诺图化简法
- (第7周)第8讲 逻辑门电路概述
- (第8周)第9讲 CMOS门电路
- (第9周)第10讲 TTL门电路
- (第9周)第11讲 其它类型数字集成电路
17.1 比较器-随堂测验
1、单选题:
下列叙述错误的是: 。
选项:
A: 数值比较器可以比较数字大小
B: 实现两个一位二进制数相加的电路叫全加器
C: 译码器也可以当做数据分配器使用
D: 编码器可分为普通编码器和优先编码器
答案: 【 实现两个一位二进制数相加的电路叫全加器】
2、单选题:
74LS85为四位二进制数据比较器。如果只进行4位数据比较,那么三个级联输入端a<b,a>b,a=b应为: 。
选项:
A: a<b接地,a>b接地,a=b接地
B: a<b接高电平,a>b接高电平,a=b接高电平
C: a<b接高电平,a>b接高电平,a=b接地
D: a<b接地,a>b接地,a=b接高电平
答案: 【 a<b接地,a>b接地,a=b接高电平】
3、单选题:
在下列器件中,不属于组合逻辑电路的是: 。
选项:
A: 数据选择器
B: 移位寄存器
C: 数值比较器
D: 超前进位加法器
答案: 【 移位寄存器】
4、判断题:
数值比较器一般仅能比较两个数值是否相等。
选项:
A: 正确
B: 错误
答案: 【 错误】
5、填空题:
数值比较器的扩展使用时,如需有较高的运算速度,则需采用 (串行/并行)扩展方式。
答案: 【 并行】
17.2 奇偶校验器-随堂测验
1、单选题:
如果采用偶校验方式,下列选项中接收端收到的校验码, 是不正确的。
选项:
A: 00100
B: 10100
C: 11011
D: 11110
答案: 【 00100】
2、单选题:
已知字符T的ASCII码值的十进制表示为84D,如果将最高位设置为奇校验位,则字符M的ASCII码值设置奇校验位后,它的二进制表示为 。
选项:
A: 01001101
B: 11001101
C: 01101011
D: 10111101
答案: 【 11001101】
3、判断题:
当传送十进制数5时,在8421奇校验码的校验位上值应为1。
选项:
A: 正确
B: 错误
答案: 【 正确】
4、判断题:
奇偶校验器具有单向单错的检测功能。
选项:
A: 正确
B: 错误
答案: 【 正确】
5、判断题:
当传送十进制数7时,在余3BCD偶校验码的校验位上值应为1。
选项:
A: 正确
B: 错误
答案: 【 错误】
6、填空题:
数据传输中接收及发送方约定采用偶校验,接收方收到这样一组数据(111001010)2(最后一位为监督码元),则数据是 (正确/错误)的。
答案: 【 错误】
9-12周 阶段测试(组合逻辑电路)
1、单选题:
下列 器件任何时刻只允许有1个有效信号到达输入端。
选项:
A: 普通编码器
B: 译码器
C: 序列信号发生器
D: 超前进位加法器
答案: 【 普通编码器】
2、单选题:
8选1数据选择器CT4151芯片构成下图所示电路,则Y(D,C,B,A)= 。
选项:
A:
B:
C:
D:
答案: 【 】
3、单选题:
已知用8选1数据选择器74LS151构成的逻辑电路如图所示,则电路实现的逻辑功能是: 。
选项:
A: 一个“检1”电路,即输入(DCBA)中包含奇数个‘1’时,输出为‘1’
B: 一个“检1”电路,即输入(DCBA)中包含偶数个‘1’时,输出为‘1’
C: 一个四变量异或电路,即
D: 一个四变量同或电路,Y=A⊙B⊙C⊙D
答案: 【 一个“检1”电路,即输入(DCBA)中包含奇数个‘1’时,输出为‘1’】
4、单选题:
用3线-8线译码器74LS138实现的逻辑电路如下,则该电路实现的逻辑功能是: 。
选项:
A: y=x+3,其中,且x为整数
B: y=x+1,其中,且x为整数
C: y=x+4,其中,且x为整数
D: y=x+5,其中,且x为整数
答案: 【 y=x+3,其中,且x为整数】
5、单选题:
某组合逻辑电路的输入波形A、B、C及输出波形Y1、Y2、Y3、Y4如下图所示, 若用3线-8线译码器74LS138实现该逻辑电路,下列电路中正确的是: 。
选项:
A:
B:
C:
D:
答案: 【 】
6、单选题:
8线-3线优先编码器74LS148接通电源后,其选通输出端输出低电平,则其原因可能是:
选项:
A: 无有效编码输入
B: 电源有问题
C: 选通输入端没有接地
D: 扩展端没有接高电平
答案: 【 无有效编码输入】
7、单选题:
下图所示电路输出Y1、Y2的最简与或逻辑函数为:
选项:
A: 和C
B: 和A
C: 和AC
D: 和
答案: 【 和C】
8、单选题:
已知用8选1数据选择器74LS151构成的逻辑电路如下图所示,则输出F的最简“与或”逻辑函数表达式是: 。
选项:
A:
B:
C:
D:
答案: 【 】
9、单选题:
8选1数据选择器CT4151芯片构成下图所示电路,则输出函数Y(D,C,B,A)的表达式正确的是 。
选项:
A:
B:
C:
D:
答案: 【 】
10、单选题:
已知用8选1数据选择器74LS151构成的逻辑电路如下图所示,则输出F的最简“与或”式是 。
选项:
A:
B:
C:
D:
答案: 【 】
11、多选题:
下列 从功能上说属于一对反操作。
选项:
A: 译码器和编码器
B: 数据选择器和数据分配器
C: 译码器和数据选择器
D: 寄存器和移位寄存器
答案: 【 译码器和编码器;
数据选择器和数据分配器】
12、多选题:
下列可以惟一描述一个组合逻辑电路的方式包括 。
选项:
A: 卡诺图
B: 真值表
C: 逻辑电路图
D: 波形图
E: 逻辑函数表达式
F: VHDL
答案: 【 卡诺图;
真值表】
13、多选题:
下列 属于组合逻辑电路。
选项:
A: 译码器
B: 数据分配器
C: 比较器
D: 奇偶校验器
E: 序列信号发生器
F: 扭环形计数器
G: 移位寄存器
答案: 【 译码器;
数据分配器;
比较器;
奇偶校验器】
14、多选题:
3线-8译码器74LS138接通电源后,无论地址输入端怎样变化,输出均被封锁在高电平,则其原因可能是:
选项:
A: 片选端S1未有效接高电平
B: 片选端未有效接低电平
C: 片选端未有效接地
D: 电源有问题
E: 地线有问题
答案: 【 片选端S1未有效接高电平;
片选端未有效接低电平;
片选端未有效接地】
15、多选题:
下列 不属于组合逻辑电路。
选项:
A: 序列信号发生器
B: 寄存器
C: 环形计数器
D: 译码器
E: 超前进位加法器
F: 优先编码器
答案: 【 序列信号发生器;
寄存器;
环形计数器】
16、多选题:
下列 MSI器件可有效实现组合逻辑函数。
选项:
A: 译码器
B: 数据选择器
C: 数据分配器
D: 计数器
E: 奇偶校验器
F: 数值比较器
答案: 【 译码器;
数据选择器;
数据分配器】
17、判断题:
编码器的特点是允许同时输入多个编码信号,且只对其中优先权最高的信号进行编码。
选项:
A: 正确
B: 错误
答案: 【 错误】
18、判断题:
数值比较器的级联扩展法结构简单,但运算速度通常比并联扩展方式低。
选项:
A: 正确
B: 错误
答案: 【 正确】
19、判断题:
组合逻辑电路在电路结构上只由逻辑门组成,不包含记忆元件,输入和输出之间无反馈,因而其功能特点是入变出即变。
选项:
A: 正确
B: 错误
答案: 【 正确】
20、判断题:
有冒险必然存在竞争,有竞争不一定引起冒险。
选项:
A: 正确
B: 错误
答案: 【 正确】
21、判断题:
当传送十进制数5时,在余3BCD码奇校验码的校验位上值应为1。
选项:
A: 正确
B: 错误
答案: 【 错误】
22、判断题:
一个n线-线译码器即一个1路-路数据分配器。
选项:
A: 正确
B: 错误
答案: 【 正确】
23、判断题:
仅由或非门构成的逻辑电路一定是组合电路。
选项:
A: 正确
B: 错误
答案: 【 错误】
24、判断题:
8线-3线优先编码器74LS148接通电源后,无论编码输入怎样变化,所有输出均被封锁在高电平,则其原因可能是扩展端没有有效接地。
选项:
A: 正确
B: 错误
答案: 【 错误】
(第10周)第12讲 组合逻辑电路的分析和设计方法
作业: 组合逻辑电路门级电路设计
1、单选题:
组合逻辑电路的一般设计流程包括以下步骤:A、进行逻辑抽象;B、将逻辑函数化简或变换成适当的形式; C、写出逻辑函数式 D、选定器件的类型;E、工艺设计; F、画出逻辑电路图。则这些步骤正确的排序是: 。
选项:
A: A->D->C->B->F->E
B: A->C->E->F->B->D
C: A->C->D->B->F->E
D: A->C->B->D->E->F
答案: 【 A->C->D->B->F->E】
2、单选题:
用与非门设计四变量的多数表决电路,当输入变量A、B、C、D有三个或三个以上为1时输出为1,输入为其他状态时输出为0。正确的设计电路是 。
选项:
A:
B:
C:
D:
答案: 【 】
3、单选题:
用或非门设计一个组合电路,其输入为8421BCD码,输出L,当输入数能被4整除时为1,其它情况下为0;下列设计正确的逻辑电路是 。
选项:
A:
B:
C:
D:
答案: 【 】
4、填空题:
组合逻辑电路设计时应遵循 原则。
答案: 【 最简】
5、填空题:
列出正确的 是组合逻辑电路设计的关键。
答案: 【 真值表】
作业:组合逻辑电路的特点及描述
1、单选题:
下列不属于组合逻辑电路的逻辑功能描述方式的是 。
选项:
A: 真值表
B: 逻辑电路图
C: 波形图
D: 数理方程
答案: 【 数理方程】
2、单选题:
下列描述组合逻辑电路的方式中具有惟一性的是 。
选项:
A: 卡诺图
B: 逻辑电路图
C: 波形图
D: VHDL
答案: 【 卡诺图】
3、判断题:
组合逻辑电路的特点是“入变出即变"。
选项:
A: 正确
B: 错误
答案: 【 正确】
4、判断题:
仅由与非门构成的逻辑电路一定是组合电路。
选项:
A: 正确
B: 错误
答案: 【 错误】
5、填空题:
组合逻辑电路在电路结构上只由逻辑门组成,不包含 元件,输入和输出之间无反馈。
答案: 【 记忆】
作业:组合逻辑电路门级电路分析
1、单选题:
一个4输入端或非门,使其输出为1的输入变量组合有 种。
选项:
A: 1
B: 4
C: 8
D: 15
答案: 【 1】
2、单选题:
如下图所示,输出F为1,A、B、C的取值应为 。
选项:
A: 101
B: 011
C: 110
D: 111
答案: 【 011】
3、单选题:
分析下图所示电路的逻辑功能,求出其输出的逻辑表达式,并说明电路逻辑功能的特点,下列正确的选项是 。
选项:
A:
,格雷码变换电路
B: ,三变量的奇偶检测电路
C: ,格雷码变换电路
D: ,三变量的奇偶检测电路
答案: 【 ,三变量的奇偶检测电路】
4、单选题:
组合逻辑电路的分析是指 。
选项:
A: 已知逻辑要求,列真值表的过程
B: 已知逻辑要求,求解逻辑表达式并画逻辑图的过程
C: 已知逻辑电路图,求解逻辑表达式并化简的过程
D: 已知逻辑电路图,求解或验证逻辑功能的过程
答案: 【 已知逻辑电路图,求解或验证逻辑功能的过程】
5、单选题:
分析下图的逻辑电路,其中Y1的逻辑函数表达式为:
选项:
A:
B: A⊙B⊙C
C:
D:
答案: 【 】
(第10周)第13讲 若干常用中规模组合逻辑电路-编码器
作业: 优先编码器工作原理
1、单选题:
8线-3线优先编码器74LS148接通电源后,无论编码输入怎样变化,所有输出均被封锁在高电平,则其原因可能是: 。
选项:
A: 电源有问题
B: 编码输入无效
C: 选通输入端没有接地
D: 扩展端没有接地
答案: 【 选通输入端没有接地】
2、单选题:
8线-3线优先编码器的输入为I0-I7,当优先级别最高的I7有效时,其输出的反码的值是 。
选项:
A: 111
B: 010
C: 000
D: 101
答案: 【 000】
3、单选题:
8线-3线优先编码器74LS148接通电源后,其选通输出端输出低电平,则其原因可能是: .
选项:
A: 电源有问题
B: 无有效编码输入
C: 选通输入端没有接地
D: 扩展端没有接高电平
答案: 【 无有效编码输入】
4、填空题:
8线-3线优先编码器74LS148接通电源后,若编码信号输入从~依次为01000101,则其编码输出为 。
答案: 【 001】
5、填空题:
优先编码器的特点是允许同时输入多个编码信号,但只对其中 的信号进行编码。
答案: 【 优先权最高】
作业: 普通编码器工作原理
1、单选题:
三位二进制普通编码器框图如下图所示,用与非门实现逻辑表达式正确的是 。
选项:
A:
B:
C:
D:
答案: 【 】
2、判断题:
普通编码器在任何时刻只允许有1路有效信号到达编码器的输入端。
选项:
A: 正确
B: 错误
答案: 【 正确】
3、填空题:
编码器的逻辑功能是把输入的每一个高低电平信号编成一个对应的 代码。
答案: 【 二进制】
4、填空题:
对100个不同的符号进行编码,至少需要 位二进制数。
答案: 【 7】
作业:MSI编码器芯片举例及应用示例
1、单选题:
用两片74LS148接成16线-4线优先编码器,正确的连接电路图是 。
选项:
A:
B:
C:
D:
答案: 【 】
2、单选题:
8线-3线优先编码器74LS148接成如图所示电路,则表中(2)所对应的编码值是:
选项:
A: 1001
B: 1000
C: 0111
D: 0110
答案: 【 1000】
3、单选题:
下表所列真值表的逻辑功能所表示的逻辑器件是:
选项:
A: 译码器
B: 普通编码器
C: 优先编码器
D: 比较器
答案: 【 优先编码器】
4、填空题:
8线-3线优先编码器74LS148接成下图所示电路,则该电路构成了 逻辑功能。
答案: 【 10线-4线优先编码器##%_YZPRLFH_%##8421-BCD码优先编码器】
(第10周)第14讲 若干常用中规模组合逻辑电路-译码器
14.1 二进制译码器-随堂测验
1、单选题:
已知74LS138译码器的输入三个使能端(S1=1,)时,地址码A2A1A0=011,则输出~是 。
选项:
A: 11111101
B: 10111111
C: 11110111
D: 11111111
答案: 【 11110111】
2、单选题:
已知74LS138译码器的输入三个使能端(S1=0,)时,地址码A2A1A0=001,则输出~是 。
选项:
A: 11111101
B: 11111111
C: 11110111
D: 00000010
答案: 【 11111111】
3、单选题:
已知74LS138译码器的输入三个使能端设置为S1=1,,则下图所示电路的逻辑功能为 。
选项:
A: 1位全加器
B: 1位全减器
C: 半加器
D: 编码器
答案: 【 1位全加器】
4、填空题:
常用的译码器有二进制译码器、二-十进制译码器和 等。
答案: 【 显示译码器】
5、填空题:
是编码的反操作,其逻辑功能是将每个输入的二进制代码对应输出为高、低电平信号。
答案: 【 译码】
14.2 二十进制译码器-随堂测验
1、单选题:
写出下图中Z1、Z2、Z3的逻辑函数表达式,并化为最简的”与-或”表达式,正确的是: 。
选项:
A:
B:
C:
D:
答案: 【 】
2、单选题:
试画出用4-16线译码器74LS154和门电路产生如下多输出逻辑函数的逻辑图,正确的是 。
选项:
A:
B:
C:
D:
答案: 【 】
3、判断题:
译码器哪个输出信号有效取决于译码器的地址输入信号。
选项:
A: 正确
B: 错误
答案: 【 正确】
14.3 显示译码器-随堂测验
1、单选题:
下列 不属于LED的优点。
选项:
A: 工作电压低
B: 响应时间短
C: 亮度较高
D: 工作电流较小
答案: 【 工作电流较小】
2、单选题:
下列 不属于LCD的特点。
选项:
A: 功耗极小
B: 响应时间一般较LED长
C: 亮度较高
D: 工作电压较低
答案: 【 亮度较高】
3、多选题:
下列属于常用的数码显示器的有:
选项:
A: LED
B: LCD
C: 离子显示板
D: 荧光数码管
答案: 【 LED ;
LCD;
离子显示板;
荧光数码管】
4、填空题:
由发光二极管组成的七段数码显示器,当采用共阳极接法时,若a~g=0100100,则显示的数字是 。
答案: 【 5】
5、填空题:
半导体数码显示器的内部接法有两种形式:共阳极接法和共阴极接法。对于共阴极接法的发光二极管数码显示器,应采用 电平驱动七段显示译码器。
答案: 【 高】
6、填空题:
显示译码器的逻辑功能是将数字(0~9)、文字、符号(A~F)等的二进制代码翻译并显示出来,它包括 和数码显示器两部分。
答案: 【 译码驱动电路】
14.4 译码器应用示例-随堂测验
1、单选题:
下列可用作数据分配器的是 。
选项:
A: 普通编码器
B: 优先编码器
C: 加法器
D: 译码器
答案: 【 译码器】
2、单选题:
试用3线-8线译码器和门电路设计1位二进制全减器电路。其中,输入为被减数(Ai)、减数(Bi)和来自低位的借位(Ci-1);输出为两数之差(Si)和向高位的借位信号(Ci)。则正确的电路设计是:
选项:
A:
B:
C:
D:
答案: 【 】
3、单选题:
试用3线-8线译码器和门电路产生如下多输出逻辑函数的电路图。正确的是
选项:
A:
B:
C:
D:
答案: 【 】
4、填空题:
在存储器中,译码器输入地址码,输出为存储单元地址,如 位地址线可寻址个单元。
答案: 【 n】
5、填空题:
在需进行大容量译码时,可将译码器芯片进行 。
答案: 【 扩展】
(第11周)第15讲 若干常用中规模组合逻辑电路-分配器和选择器
15.1 数据分配器-随堂测验
1、单选题:
在下列器件中,不属于组合逻辑电路的是: 。
选项:
A: 环形计数器
B: 数据分配器
C: 优先编码器
D: 二-十进制译码器
答案: 【 环形计数器】
2、单选题:
1路-路数据分配器数据输入端的个数是: 。
选项:
A: n
B: 2n
C:
D: 1
答案: 【 1】
3、单选题:
下列 可以当做数据分配器使用。
选项:
A: 加法器
B: 译码器
C: 优先编码器
D: 普通编码器
答案: 【 译码器】
4、单选题:
试用门电路设计一个1路-4路数据分配器,正确的是:
选项:
A:
B:
C:
D:
答案: 【 】
5、判断题:
数据分配器和译码器有着相同的基本电路结构形式。
选项:
A: 正确
B: 错误
答案: 【 正确】
15.2 数据选择器工作原理-随堂测验
1、单选题:
数据选择器是把 输入接过来送给 输出。
选项:
A: 一个,多个中的一个
B: 一个,一个
C: 多个中的一个,一个
D: 多个中的一个,多个中的一个
答案: 【 多个中的一个,一个】
2、单选题:
8选1数据选择器CT4151芯片构成下图所示电路,则Y(D,C,B,A)= 。
选项:
A: (3,4,7,8,13)
B: (1,3,4,7,8,13)
C: (1,3,4,7,8,9,13)
D: (3,4,7,8,9,13)
答案: 【 (1,3,4,7,8,9,13)】
3、单选题:
一个64选1的数据选择器有 个选择控制信号输入端。
选项:
A: 6
B: 8
C: 16
D: 32
答案: 【 6 】
4、单选题:
一个数据选择器的地址端有3个时,最多可以有 个数据输入信号。
选项:
A: 3
B: 6
C: 8
D: 16
答案: 【 8】
5、单选题:
若将一组并行数据转换为串行数据输出可以应用 。
选项:
A: 数据选择器
B: 数据分配器
C: 加法器
D: 比较器
答案: 【 数据选择器 】
15.3 MSI数据选择器及其应用-作业
1、单选题:
试用一片8选1数据选择器74LS152设计一函数发生电路,其功能如下表所示。正确的设计是:
选项:
A:
B:
C:
D:
答案: 【 】
2、单选题:
使用数据选择器和数据分配器实现组合逻辑函数F的共同点不包括:
选项:
A: 省时方便
B: 一般需对F进行化简,设计比较繁琐
C: 集成芯片使用的数目一般较少
D: 检查和排除故障容易
答案: 【 一般需对F进行化简,设计比较繁琐】
3、单选题:
用双4选1数据选择器设计三变量的逻辑函数:,正确的是:
选项:
A:
B:
C:
D:
答案: 【 】
4、单选题:
用一片8选1数据选择器74LS151实现逻辑函数,正确的是:
选项:
A:
B:
C:
D:
答案: 【 】
5、单选题:
下图为由双4选1数据选择器74LS153和门电路组成的组合逻辑电路,则输出Z与输入X3X2X1X0之间的逻辑关系是:
选项:
A: 检测8421BCD码
B: 全加器
C: 编码器
D: 偶数“1”检测器
答案: 【 检测8421BCD码】
(第11周)第16讲 若干常用中规模组合逻辑电路-加法器
16.1 加法器工作原理-随堂测验
1、单选题:
某组合逻辑电路的输入(A、B、C)输出波形(X、Y)如下图所示,则其逻辑功能是:
选项:
A: 编码器
B: 半加器
C: 1位全加器
D: 译码器
答案: 【 1位全加器】
2、单选题:
半加器和的输出端与输入端的逻辑关系是 。
选项:
A: 与非
B: 或非
C: 与或非
D: 异或
答案: 【 异或】
3、单选题:
四位超前进位加法器74LS283提高了工作速度,原因在于 。
选项:
A: 各位的进位是依次传递的
B: 它是四位串行进位加法器
C: 内部具有四个全加器
D: 各位的进位是同时形成的
答案: 【 各位的进位是同时形成的】
4、单选题:
下图所示为2个4位二进制数相加的串接全加器逻辑电路图,运算后的COS3S2S1S0结果是 。
选项:
A: 11000
B: 11001
C: 10111
D: 10101
答案: 【 11000】
5、填空题:
两个二进制数之间的算术运算无论是加、减、乘、除,目前在数字计算机中都是化为若干步 运算和移位进行的。
答案: 【 加法】
6、填空题:
是构成数字电路中算术运算器的基本单元。
答案: 【 加法器】
16.2 MSI加法器示例及应用-作业
1、单选题:
用74LS138和与非门实现一个全加器,电路正确的是: 。
选项:
A:
B:
C:
D:
答案: 【 】
2、单选题:
设计一个代码转换电路,要求将BCD代码的8421码(DCBA)转换成余3码(Y3Y2Y1Y0),则可实现该功能的电路是 。
选项:
A:
B:
C:
D:
答案: 【 】
3、单选题:
试设计一个代码转换电路,将余3码(Y3Y2Y1Y0)转换成8421BCD码(DCBA),则可实现该逻辑功能的电路是: 。
选项:
A:
B:
C:
D:
答案: 【 】
(第11周)第18讲 SR锁存器
18.1 触发器概述-随堂测验
1、多选题:
按照电路结构和动作特点,触发器可以分为: 。
选项:
A: SR锁存器
B: 同步(电平)触发器
C: 主从(脉冲)触发器
D: 边沿触发器
答案: 【 SR锁存器;