MOOC HDL语言与数字系统设计（郭旻）(武汉纺织大学)1462442161 最新慕课完整章节测试答案
EDA技术概述
单元测验-第1章
1、单选题：
用逻辑门描述一个全加器，是属于那个设计层次：
选项：
A: 晶体管级
B: 物理级
C: 门级
D: 系统级
答案: 【 门级】
2、单选题：
module cnt32( input clk, output reg[31:0] q);always @(posedge clk) q = q + 1'b1;endmodule上述HDL程序是用什么语言写的？
选项：
A: C++
B: Java
C: Verilog
D: VHDL
答案: 【 Verilog】
3、单选题：
ModelSim是那种EDA工具：
选项：
A: 综合器
B: 下载器
C: 仿真器
D: 适配器
答案: 【 仿真器】
4、单选题：
Verilog RTL代码经过综合后生成：
选项：
A: 门级网表
B: 二进制指令序列
C: 行为及代码
D: PCB
答案: 【 门级网表】
5、单选题：
EDA发展历程，下列中那个次序是对的？
选项：
A: 电子CAD→电子CAE→EDA
B: ESDA→电子CAD→电子CAE
C: CPLD→简单PLD→FPGA
D: 电子CAE→机械CAD→EDA
答案: 【 电子CAD→电子CAE→EDA】
6、单选题：
“接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，因而，仿真精度高。”这句说的是那种仿真：
选项：
A: 时序仿真
B: 功能仿真
C: 硬件仿真
D: 软件仿真
答案: 【 时序仿真】
7、多选题：
下列哪些是可以借助计算机上的EDA软件来完成的：
选项：
A: 逻辑化简
B: 综合
C: 适配
D: 自动布局布线
E: 焊接
F: 设计分割
G: 办公自动化
答案: 【 逻辑化简;
综合;
适配;
自动布局布线;
设计分割】
8、多选题：
常见的HDL语言有：
选项：
A: Python
B: Java
C: SystemVerilog
D: Verilog
E: VHDL
答案: 【 SystemVerilog;
Verilog;
VHDL】
9、多选题：
下列设计流程次序说明中，那些是正确的：
选项：
A: 设计输入在综合前面
B: 适配早于综合
C: 仿真在设计输入前面
D: 硬件测试在下载后面
答案: 【 设计输入在综合前面;
硬件测试在下载后面】
10、多选题：
在FPGA设计流程中，下列哪些是常用EDA工具：
选项：
A: 设计输入器
B: 仿真器
C: 综合器
D: 下载器（软件端）
E: 适配器
答案: 【 设计输入器;
仿真器;
综合器;
下载器（软件端）;
适配器】
11、多选题：
Quartus具有哪些类型EDA工具的功能：
选项：
A: 综合器
B: 下载器
C: 仿真器
D: 适配器
答案: 【 综合器;
下载器;
仿真器;
适配器】
12、多选题：
IP是EDA技术中不可或缺的一部分，下列哪些是常见处理器IP
选项：
A: PCIe
B: ARM Cortex-M33
C: MIPS
D: NiosII
E: RISC-V RV32I
F: IEEE 1284
答案: 【 ARM Cortex-M33;
MIPS;
NiosII;
RISC-V RV32I】
13、判断题：
Verilog可以描述门级网表
选项：
A: 正确
B: 错误
答案: 【 正确】
14、判断题：
EDA的中文含义是电子设计自动化
选项：
A: 正确
B: 错误
答案: 【 正确】
15、判断题：
EDA是英文Electronic Design Automation的缩写
选项：
A: 正确
B: 错误
答案: 【 正确】
16、判断题：
HDL是Hardware Description Language的缩写
选项：
A: 正确
B: 错误
答案: 【 正确】
17、判断题：
Verilog可以描述门级网表
选项：
A: 正确
B: 错误
答案: 【 正确】
18、判断题：
Verilgo程序编写设计流程中的第一步：HDL文本输入
选项：
A: 正确
B: 错误
答案: 【 正确】
19、判断题：
整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。
选项：
A: 正确
B: 错误
答案: 【 正确】
20、判断题：
EDA工具不是一种软件，而是一个机械工具
选项：
A: 正确
B: 错误
答案: 【 错误】
21、判断题：
在EDA技术术语中，IP是Internet Protocol（网际互连协议）的缩写
选项：
A: 正确
B: 错误
答案: 【 错误】
22、判断题：
硬IP是HDL源码形式提供的，很容易进行设计修改。
选项：
A: 正确
B: 错误
答案: 【 错误】
23、判断题：
HDL语言已经成熟，近十年来，没有出现新的HDL语言
选项：
A: 正确
B: 错误
答案: 【 错误】
24、判断题：
C语言综合已经渐渐成为可能，已经出现可以使用的C综合工具
选项：
A: 正确
B: 错误
答案: 【 正确】
25、判断题：
Verilog综合的最后输出是x86的二进制机器吗指令序列
选项：
A: 正确
B: 错误
答案: 【 错误】
26、判断题：
Verilog语法类似于C语言