MOOC 模拟集成电路设计(黑龙江工程学院)1454400162 最新慕课完整章节测试答案
第一部分 课程概论
第一部分第一次测验
1、单选题：
题1-1-1 中国高端芯片联盟正式成立时间是： 。
选项：
A: 2016年7月
B: 2017年7月
C: 2016年9月
D: 2017年9月
答案: 【 2016年7月 】
2、单选题：
题1-1-2 如下不是集成电路产业特性的是： 。
选项：
A: 资本密集
B: 技术密集
C: 低风险
D: 高风险
答案: 【 低风险】
3、单选题：
题1-1-3 摩尔定律是指集成电路上可容纳的晶体管数目，约每隔： 个月便会增加一倍，性能也将提升一倍。
选项：
A: 12
B: 18
C: 24
D: 36
答案: 【 18 】
4、单选题：
题1-1-4 摩尔定律之后，集成电路发展有三条主线，以下不是集成电路发展主线的是： 。
选项：
A: More Moore
B: More than Moore
C: Beyond CMOS
D: SoC
答案: 【 SoC】
5、单选题：
题1-1-5 单个芯片上集成约50万个器件，按照规模划分，该芯片为： 。
选项：
A: LSI
B: VLSI
C: ULSI
D: SoC
答案: 【 VLSI 】
6、单选题：
题1-1-6 年发明了世界上第一个点接触型晶体管。
选项：
A: 1947
B: 1948
C: 1957
D: 1958
答案: 【 1947 】
7、单选题：
题1-1-7 年发明了世界上第一块集成电路。
选项：
A: 1957
B: 1958
C: 1959
D: 1960
答案: 【 1958 】
8、单选题：
题1-1-8 FinFET等多种新结构器件的发明人是： 。
选项：
A: 基尔比
B: 摩尔
C: 张忠谋
D: 胡正明
答案: 【 胡正明】
9、单选题：
题1-1-9 集成电路代工产业的缔造者： 。
选项：
A: 基尔比
B: 摩尔
C: 张忠谋
D: 胡正明
答案: 【 张忠谋 】
10、单选题：
题1-1-10 世界第一块集成电路发明者： 。
选项：
A: 基尔比
B: 摩尔
C: 张忠谋
D: 胡正明
答案: 【 基尔比 】
第二部分半导体器件物理基础
第二部分第一次测验
1、单选题：
题2-1-1、MOS管一旦出现（）现象，此时的MOS管将进入饱和区。
选项：
A: 夹断
B: 反型
C: 导电
D: 耗尽
答案: 【 夹断 】
2、单选题：
题2-1-2、 MOS管从不导通到导通过程中，最先出现的是（ ）。
选项：
A: 反型
B: 夹断
C: 耗尽
D: 导通
答案: 【 耗尽】
3、单选题：
题2-1-3、 在CMOS模拟集成电路设计中，我们一般让MOS管工作在（）区。
选项：
A: 亚阈值区
B: 深三极管区
C: 饱和区
D: 三极管区
答案: 【 饱和区】
4、单选题：
题2-1-4、PMOS管的导电沟道中依靠（）导电。
选项：
A: 电子
B: 空穴
C: 正电荷
D: 负电荷
答案: 【 空穴 】
5、单选题：
题2-1-5、载流子沟道在栅氧层下形成（），源和漏之间“导通”。
选项：
A: 夹断层
B: 反型层
C: 导电层
D: 耗尽层
答案: 【 反型层 】
6、单选题：
题2-1-6、下图中的MOS管工作在（）区（假定Vth=0.7V）。
选项：
A: 截止区
B: 深三极管区
C: 三极管区
D: 饱和区
答案: 【 饱和区】
7、单选题：
题2-1-7、在NMOS中，若
, 会使阈值电压（）。
选项：
A: 增大
B: 不变
C: 减小
D: 可大可小
答案: 【 增大 】
8、单选题：
题2-1-8、如果MOS管的栅源过驱动电压给定，L越（），输出电流越理想。
选项：
A: 大
B: 小
C: 近似于W
D: 精确
答案: 【 大】
9、单选题：
题2-1-9、（）表征了MOS器件的灵敏度，即检测输入电压转换为输出电流的能力。
选项：
A: 
B: 
C: 
D: 
答案: 【 】
10、单选题：
题2-1-10、MOS管的小信号输出电阻
是由MOS管的（）效应产生的。
选项：
A: 体
B: 衬偏
C: 沟长调制
D: 亚阈值导通
答案: 【 沟长调制】
第二部分第二次测试
1、单选题：
题2-2-1、MOS管中相对最大的寄生电容是（）。
选项：
A: 栅极氧化层电容
B: 耗尽层电容
C: 源漏交叠电容
D: 结电容
答案: 【 栅极氧化层电容】
2、单选题：
题2-2-2、工作在（）区的MOS管，其跨导是恒定值。
选项：
A: 截止
B: 三极管
C: 深三极管
D: 饱和
答案: 【 饱和】
3、单选题：
题2-2-3、 下列说法正确的是（ ）。
选项：
A: MOS管的源漏对称，所以器CGS和CGD相同。
B: MOS器件中存在多个寄生电容，在不同频率下，器件的工作特性有较大差异。
C: MOS管的栅极和源极电容值，与MOS管工作状态无关。
D: MOS中最大的寄生电容是栅漏电容。
答案: 【 MOS器件中存在多个寄生电容，在不同频率下，器件的工作特性有较大差异。】
4、单选题：
题2-2-4、 一个MOS管的本征增益表述错误的是（ ）。
选项：
A: 
B: 在一定程度上，与该MOS管的过驱动电压成反比
C: 与MOS尺寸无关
D: 与MOS管电流无关
答案: 【 与MOS管电流无关】
5、单选题：
题2-2-5、下图中的MOS管工作在（）区（假定Vth=0.7V）。
选项：
A: 亚阈值区
B: 深三极管区
C: 三极管区
D: 饱和区
答案: 【 饱和区】
6、单选题：
题2-2-6、工作在饱和区的MOS管，可以被看作是一个（ ）。
选项：
A: 恒压源
B: 电压控制电流源
C: 恒流源
D: 电流控制电压源
答案: 【 电压控制电流源】
7、单选题：
题2-2-7、MOS管的小信号模型中，体现沟长调制效应的参数是（）。
选项：
A: 
B: 
C: 
D: 
答案: 【 】
8、单选题：
题2-2-8、模拟集成电路设计中可使用大信号分析方法的是（）。
选项：
A: 增益
B: 输出电阻
C: 输出摆幅
D: 输入电阻
答案: 【 输出摆幅】
9、单选题：
题2-2-9、模拟集成电路设计中可使用小信号分析方法的是（）。
选项：
A: 增益
B: 电压净空
C: 输出摆幅
D: 输入偏置
答案: 【 增益】
10、单选题：
题2-2-10、画小信号等效电路时，恒定电流源视为（）。
选项：
A: 电阻
B: 受控电流源
C: 短路
D: 开路
答案: 【 开路】
第三部分 集成电路制造工艺及版图
第三部分第一次测验
1、单选题：
题3-1-1 以下不是半导体材料的是： 。
选项：
A: Si
B: Ge
C: GaAs
D: C
答案: 【 C】
2、单选题：
题3-1-2 以下不是集成电路制造工艺特点的是：
选项：
A: 超净
B: 高精度
C: 低精度
D: 超纯
答案: 【 低精度 】
3、单选题：
题3-1-3 体现集成电路工艺技术水平的关键技术指标是： 。
选项：
A: A、特征尺寸
B: 器件数量
C: 互连线长度
D: 互连线层数
答案: 【 A、特征尺寸】
4、单选题：
题3-1-4 以下不是光刻系统的主要指标的是： 。
选项：
A: 分辨率
B: 晶圆直径
C: 焦深
D: 对比度
答案: 【 晶圆直径 】
5、单选题：
题3-1-5 在光学曝光中，由于掩膜版的位置不同，又分为接触式曝光，接近式曝光和：
选项：
A: 投影式曝光
B: X射线曝光
C: 电子束曝光
D: 离子束曝光
答案: 【 投影式曝光 】
6、单选题：
题3-1-6 下列有关集成电路发展趋势的描述中，不正确的是 。
选项：
A: 特征尺寸越来越小
B: 晶圆尺寸越来越小
C: 电源电压越来越低
D: 时钟频率越来越高
答案: 【 晶圆尺寸越来越小】
7、单选题：
题3-1-7 刻蚀是用化学方法或物理方法有选择地从硅片表面去除不需要材料的工艺过程，其基本目标是： 。
选项：
A: A. 有选择地形成被刻蚀图形的侧壁形状
B: B. 在涂胶的硅片上正确地复制掩膜图形
C: C. 变成刻蚀介质以形成一个凹槽
D: D. 在大于3微米的情况下，混合发生化学作用与物理作用
答案: 【 B. 在涂胶的硅片上正确地复制掩膜图形】
8、单选题：
题3-1-8 以下不是影响刻蚀质量的主要因素是： 。
选项：
A: 粘附性
B: 刻蚀温度
C: 刻蚀时间
D: 刻蚀槽的高度
答案: 【 刻蚀槽的高度】
9、单选题：
题3-1-9 集成电路制造工艺中对刻蚀的要求包括：能得到想要的形状(斜面还是垂直图形)；过腐蚀最小(一般要求过腐蚀10％，以保证整片刻蚀完全)； ；均匀性和重复性好；表面损伤小和清洁、经济、安全等。
选项：
A: 各向异性好
B: 选择性好
C: 各向同性好
D: 刻蚀速率快
答案: 【 选择性好】
10、单选题：
题3-1-10 与湿法腐蚀比较，以下是干法刻蚀的优点是： 。
选项：
A: 保真度好，图形分辨率高；
B: 高选择比
C: 速度快
D: 设备简单
答案: 【 保真度好，图形分辨率高；】
第三部分第三次测验
1、单选题：
题3-3-1 集成电路制造工艺中，不能制备二氧化硅薄膜的方法是： 。
选项：
A: 热氧化
B: CVD
C: PVD
D: 热扩散
答案: 【 热扩散】
2、单选题：
题3-3-2 以下对集成电路版图设计中几何设计规则描述不正确的是： 。
选项：
A: 几何设计规则是版图图形编辑的依据
B: 几何设计规则是设计系统生成版图的依据
C: 几何设计规则是分析计算的依据
D: 几何设计规则是检查版图错误的依据
答案: 【 几何设计规则是分析计算的依据 】
3、单选题：
题3-3-3 集成电路制造工艺中，二氧化硅膜不能用于： 。
选项：
A: 元器件的组成部分（如栅氧化层）
B: 源漏极
C: 互连层间绝缘介质
D: 作为掩蔽膜
答案: 【 源漏极 】
4、单选题：
题3-3-4 集成电路制造工艺中，以下不是热氧化方法的是： 。
选项：
A: 干氧氧化
B: 湿氧氧化
C: 离子氧化
D: 水蒸汽氧化
答案: 【 离子氧化 】
5、单选题：
题3-3-5 集成电路制造工艺中，以下对氧化速率没有影响的因素是： 。
选项：
A: 温度
B: 厚度
C: 硅晶向
D: 掺杂
答案: 【 厚度 】
6、单选题：
题3-3-6 集成电路设计及制造中，版图（Layout）与掩膜（Mask）的关系是： 。
选项：
A: 根据版图提供的信息来制造掩膜
B: 根据掩膜提供的信息来设计版图
C: 版图（Layout）与掩膜（Mask）的毫无关系
D: 不确定
答案: 【 根据版图提供的信息来制造掩膜 】
7、单选题：
题3-3-7 以下集成电路版图（Layout）设计技术及方法，不正确的是： 。
选项：
A: 版图设计之前需要科学规划；
B: 合理设计金属连线的宽度；
C: 衬底应该保证良好的接地；
D: 电路中较长的走线，不需要考虑到电阻效应
答案: 【 电路中较长的走线，不需要考虑到电阻效应】
8、单选题：
题3-3-8 以下不是版图验证的流程是： 。
选项：
A: DRC
B: ERC
C: CLVS
D: P&R
答案: 【 P&R】
9、单选题：
题3-3-9 集成电路版图设计规则（Design Rules）文件是由 制定提供的。
选项：
A: Foundry（集成电路制造公司）
B: 集成电路设计公司
C: 集成电路测试公司
D: 集成电路封装公司
答案: 【 Foundry（集成电路制造公司） 】
10、单选题：
题3-3-10 集成电路版图设计规则（Design Rules）没有提供的规则是： 。
选项：
A: 各层的最小宽度
B: 层与层之间的最小间距
C: 掺杂浓度
D: 层与层之间的最小交叠
答案: 【 掺杂浓度 】
11、单选题：
题3-3-11 集成电路版图设计中不是MOS管的可变参数是： 。
选项：
A: 栅长(gate_length)
B: 氧化层厚度
C: 栅宽(gate_width)
D: D 栅指数(gates)
答案: 【 氧化层厚度】
第三部分第二次测验
1、单选题：
题3-2-1 通过定域、定量扩散掺杂，不能实现的目的是： 。
选项：
A: 改变半导体导电类型
B: 改变电阻率
C: 形成PN结
D: 形成隔离
答案: 【 形成隔离】
2、单选题：
题3-2-2 固相扩散是通过微观粒子一系列随机跳跃来实现的，主要有三种方式。如下不是固相扩散方式的是： 。
选项：
A: 间隙式扩散
B: 替位式扩散
C: 热运动
D: 间隙—替位式扩散
答案: 【 热运动 】
3、单选题：
题3-2-3 以下不是扩散工艺的重要参数是： 。
选项：
A: 表面浓度
B: 杂质类型
C: 结深
D: 掺入杂质总量
答案: 【 杂质类型 】
4、单选题：
题3-2-4 两步工艺分为预淀积（预扩散）、再分布（主扩散）两步。预淀积是惰性气氛下的 。
选项：
A: 恒定源扩散
B: 有限源扩散
C: 间隙式扩散
D: 替位式扩散
答案: 【 恒定源扩散 】
5、单选题：
题3-2-5 根据扩散源的不同，有三种不同扩散工艺，以下不是的是 。
选项：
A: 固态源扩散
B: 液态源扩散
C: 替位式扩散
D: 气态源扩散
答案: 【 替位式扩散 】
6、单选题：
题3-2-6 因为离子注入所引起的简单或复杂的缺陷统称为 。
选项：
A: 晶格损伤
B: 晶格缺陷
C: 晶胞损伤
D: 晶胞缺陷
答案: 【 晶格损伤 】
7、单选题：